DesignSpark PCB：デザインルールチェック

DesignSpark PCBのデザインルールチェック（DRC）について説明します。DRCは、PCB Main Menu>Tools>Design Rule Checkから利用することができます。

基板レイアウト設計ではいくつか禁止事項があります。配線パターン同士を交差させてはいけませんし、配線パターンやパッドの間に最低限の間隔が保たれていなければなりません。さらに全ての配線が互いにきちんと接続されていることも確認する必要があります。

これらの問題をチェックするのに、デザインルールチェック（DRC）機能を使います。チェックに用いるクリアランス（間隔）は、Design Technology設定ウィンドウにあるSpacingsタブ上で設定します。

DRCでエラーが検出された場合、対応するエラーコードとエラーマーカーが回路図に表示されます。これによって、ユーザーはエラーの特定・修正を行うことができます。エラーマーカーはインタラクションバーのGoto Barに含まれており、回路図上のマーカーを見つけるのに役立ちます。

ルール違反の修正時、配線を変更したり部品を移動させる場合には、Measure Gapツールが役立ちます。測定機能がエラーの原因を正確に評価する際、精度設定が低すぎないか注意してください。たとえば、間隔が.007”に設定されており、デザインルールチェックが間隔違反を検出した場所を計ってみると、間隔が.007”であるという表示が出る場合があります。これは、単位精度がインチ単位に対して3桁に設定されていることが原因です。単位精度を4桁に設定し、再び間隔測定を行うと、実際の間隔は.0067”であるため、間隔違反として検出されます。

Design Rule Checkダイアログを利用する

このダイアログでチェックする項目を選択します。

ダイアログは、間隔（Spacing）、配線（nets）、製造（manufacturing）の3つのカテゴリーに分かれています。DRCは、設計や製造上の要求に合わせて、いつでも環境設定を行うことができます。変更されたルールは、以後に備えてシステムレジストリに保存されます。

間隔（Spacings） - このセクションでは、設計部品間のクリアランスを確認します。確認に含める項目にチェックをいれてください。

• Componentsにチェックすると部品と部品の間隔を確認し、同時にboardにもチェックすると、部品から基板外形までの距離もチェックします。部品間隔の確認を行う方法に関する説明は、以下をご覧ください。

配線（Nets） - このセクションは配線に関する確認を行います。

• 設計したプリント基板の導通状態を確認するためには、Net Completionにチェックします。この機能は、Output> Reports > Net Completion Reportを選択しても同様に導通確認することができます。断線状態は設計図に表示されますが、未配線部と混同しやすいので注意してください。エラーマーカーが明るい色で強調されているかどうかを確認してください。
• 他との接続のない配線パターンをチェックするためには、Dangling Tracks機能を使います。この機能は、パッドの外側に配線されたり、もしくは途中で切れているような不完全な配線パターンを検出します。

製造（Manufacturing） - このセクションは、製造プロセスに影響しうる潜在的な問題をチェックします。

• Drill Breakout- パッド幅がドリル直径以上であることをチェック
• Drill Backoff- 太い配線パターンがドリル穴を覆っていないかをチェック
• Copper Text Outside Board- 全ての銅箔がボード内に配置されていることをチェック
• Inner Tracks on Unplated Pads- めっきのされてないパッド（部品もしくはフリーパッド）のうち、ボードの内層に配線が行われていないかをチェック
• Mirrored Text- 全てのテキストが読めるかどうかをチェック
• Min Line Width- 配線パターンやストロークテキストなどが、最小ライン幅以上であることをチェック
• Min Annular Ring- ドリル後にパッドに残っている銅やビアホールの総量を確認します。Spacingsダイアログで設定された値でチェック
• Min Paste Size- Spacingダイアログで設定された製造幅よりも少ないはんだ用ペーストをチェック
• Silkscreen Overlap- 部品パッドが部品の外周やシルクスクリーン層の文字に重なっていないかをチェック（Layerタイプが”Silk”から始まるものは、電気層で無いと想定）
• Unplated Vias- 覆われていないパッドを使っているビアホールがあるかどうかをチェック
• Vias in Pads- どのビアホールがパッドに接しているかを確認するために、同じ配線上にパッドがあるビアホールをチェック（間隔は適用されず、ビアホールが実際にパッドに接している部分のみエラーマーカーが付きます）

デザインルール違反のリストアップしたレポートが作成されます。

Delete Errorsボタンは設計基板上の全てのエラーマークを取り除きます。

チェックを始めるためにはCheckを押します。

エラーマーカー

ある二つの部品間に複数のエラーがあった場合、最初のエラーのみが報告されます。これは、大きな基板を設計した場合でも、レポートを小さく見やすくするためです。全てのエラーが解消されるまでチェッカーが動作するので、エラーを見落とす心配はありません。このような複数のエラーは、配線間のミスによって生じることが最も多いので、注意してください。

デザインルールチェックが完了し、いくつかのエラーが検出された場合、View > Goto > Next Error もしくは View > Goto > Prev Errorを用いて、エラーを順番に確認できます。また、Goto Bar上のErrorブラウザでも、エラーマーカーを確認することができます。

それぞれのエラーは、原因となっている部品同士を”―”で繋いだテキストとして表示されます。表示の際、必要に応じて画面中央に移動したり適切なサイズに拡大されたりします。また、エラーの種類もテキストで表示されます。例えば、T-Tは配線エラーを示すマーカーです。

エラーマーカーを解消するためには、適切な編集を行って再びチェッカーを作動させるか、Design Rules Checkダイアログ上にあるDelete Errorsを押すことで、（画面を見やすくするために）一時的にそれらのエラーマーカーを消去します。また、ショートカットメニューからDeleteを選択することで、個別にエラーマーカーを消去することもできます。

ほとんどのエラーマーカーは、以下の文字を組み合わせて作成されます。

• B：基板（Board）
• C：銅箔（Copper）
• Cm：部品（Component）
• D：ドリル穴（Drill Hole）
• P：パッド（Pad）
• T：配線（Track）
• V：ビア（Via）
• X：テキスト（Text）

例えば、”T-P”は配線－パッド間の違反を表しています。

以下のエラーは単体のコードによって表されます。

• AR：（Pad or Via Annular Ring）
• DT：未接続トラック（Dangling Track）
• LW：線幅（Line Width (shapes and text)）
• MX：反転テキスト（Mirrored Text）
• NC:未完成配線（Net Completion）
• PS：ペーストサイズ（Paste Size）
• SPN：単一端子（Single Pin）
• TW：単一端子（Single Pin）
• XB：基板外の銅箔（Copper Text Outside Board Outline）

コンポーネント間の確認

コンポーネント間のチェックは、何が部品の’本体’かをソフトウェアが決めることによってなされます。デフォルトでは、同一面上のボードに存在している、部品やパッドの周りを囲む全ての仕切り、そして反対面にあるパッドの外周を囲む仕切りを用いています（スルーホール部品のチェックのため）。

Design Technologyダイアログの、”Layer Type”の”Placement Shapes”を編集することによって、部品本体として使う形状の定義を指定することができます。